


UNIVERSITÀ
degli STUDI
di CATANIA

# Evoluzione delle Architetture degli Elaboratori

## Architettura degli elaboratori AA 2023/24

Corso di Laurea Triennale in Informatica

---

Massimo Orazio Spata

massimo.spata@unict.it

Dipartimento di Matematica e Informatica



# Evoluzione delle Architetture degli Elaboratori

Un viaggio attraverso le tappe fondamentali che hanno trasformato il calcolo automatico, dalle prime macchine meccaniche alle sofisticate architetture moderne. Questo corso esplora come le scelte architetturali abbiano plasmato l'informatica contemporanea.

# Roadmap del Corso

01

## Concetti Fondamentali

Architettura vs implementazione, modello di von Neumann e principi di base del calcolo automatico

02

## Era Pre-Elettronica

Dalle macchine meccaniche ai primi elaboratori con tubi a vuoto

03

## Rivoluzione dei Semiconduttori

Transistor, circuiti integrati e nascita del microprocessore

04

## Ottimizzazioni Avanzate

Pipeline, parallelismo, cache e gestione della memoria

05

## Era Multicore

Architetture parallele, eterogenee e specializzate

06

## Frontiere Emergenti

AI hardware, computing neuromorfico, fotonico e quantistico

# Architettura vs Implementazione


## Distinzione Fondamentale


**Architettura** definisce ciò che è visibile al programmatore: l'Instruction Set Architecture (ISA), i modelli di memoria, le modalità di I/O e i registri accessibili. È il "contratto" tra hardware e software.

**Implementazione** riguarda come l'architettura viene realizzata fisicamente: circuiti, layout dei chip, microarchitettura, tecnologie di fabbricazione e ottimizzazioni interne.

## Trade-off Continui

- Prestazioni vs costo di produzione
- Velocità vs consumo energetico
- Compatibilità vs innovazione
- Semplicità vs funzionalità avanzate






# Il Modello di von Neumann

### Unità di Elaborazione (CPU)

Esegue le istruzioni e coordina le operazioni. Contiene l'Unità Aritmetico-Logica (ALU) e l'Unità di Controllo.

### Memoria Centrale

Memorizza sia le istruzioni del programma che i dati, implementando il concetto di "programma memorizzato".

### Sistema di Bus

Fornisce i canali di comunicazione per indirizzi, dati e segnali di controllo tra i componenti.

### Unità di I/O

Gestisce la comunicazione con dispositivi esterni come tastiera, monitor, memoria di massa.


Il **bottleneck di von Neumann** emerge dalla limitata larghezza di banda tra CPU e memoria, che diventa il collo di bottiglia delle prestazioni quando la velocità del processore supera quella della memoria.

# Dalle Macchine Meccaniche ai Primi Elaboratori

## Pionieri del Calcolo Automatico

Charles Babbage concepì la **Macchina Analitica** (1837) con elementi che anticipavano l'architettura moderna: un "mill" per i calcoli, uno "store" per la memoria, e schede perforate per le istruzioni.


Ada Lovelace riconobbe il potenziale della macchina oltre il puro calcolo numerico, immaginando applicazioni che trascendevano l'aritmetica.



## I Primi Elaboratori Elettronici

**ENIAC** (1946) utilizzava 17.468 tubi a vuoto, pesava 30 tonnellate e consumava 150 kW. Nonostante le dimensioni, rappresentava un salto quantico nelle capacità di calcolo.

**EDVAC** implementò per primo il concetto di "programma memorizzato", dove istruzioni e dati risiedevano nella stessa memoria.



# La Rivoluzione dei Transistor

1

## 1947 - Invenzione

Bell Labs sviluppa il primo transistor, sostituendo i tubi a vuoto con un dispositivo più piccolo, affidabile ed efficiente.

2

## 1955 - Prima Adozione


I computer iniziano a utilizzare transistor, riducendo drasticamente dimensioni, consumo energetico e calore generato.

3

## 1960 - Miniaturizzazione

I transistor permettono computer più compatti e affidabili, aprendo la strada alla produzione di massa.

Il passaggio dai tubi a vuoto ai transistor rivoluzionò l'informatica: **affidabilità** aumentata di ordini di grandezza, **consumo energetico** ridotto del 90%, **dimensioni** drasticamente ridotte e **velocità operativa** significativamente aumentata. Questa transizione rese possibile lo sviluppo di computer commerciali e l'inizio dell'era dell'informatica personale.



# Circuiti Integrati e Microprocessori

## Circuiti Integrati (1958)

Jack Kilby integra più transistor su un singolo substrato di silicio, creando i primi circuiti integrati e inaugurando l'era della miniaturizzazione elettronica.

## Scala di Integrazione

**SSI** (Small Scale): ~10 transistor, **MSI** (Medium): ~100, **LSI** (Large): ~1000, **VLSI** (Very Large): >10.000 transistor per chip.

## Il Primo Microprocessore

Intel 4004 (1971): 2.300 transistor, 4-bit, 740 kHz. Integrava CPU completa su singolo chip, rivoluzionando il concetto di elaborazione.

## Evoluzione Rapida

8080 (8-bit), 8086 (16-bit), 80386 (32-bit): ogni generazione moltiplicava prestazioni e capacità, seguendo la Legge di Moore.



# Pipelining e Parallelismo

## Ottimizzazione dell'Esecuzione delle Istruzioni



**Fetch**
Recupero dell'istruzione dalla memoria

**Decode**
Decodifica e interpretazione dell'istruzione

**Execute**
Esecuzione dell'operazione richiesta

**Memory**
Accesso alla memoria se necessario

**Writeback**
Scrittura del risultato nei registri

La pipeline permette di avviare simultaneamente più istruzioni, aumentando significativamente il throughput del processore.
Tuttavia, questa tecnica introduce sfide complesse legate agli hazard.

**Data Hazard**
Conflitti quando istruzioni consecutive dipendono dai risultati precedenti

**Control Hazard**
Problemi causati da istruzioni di salto che alterano il flusso del programma


**Structural Hazard**
Contese per l'accesso alle stesse risorse hardware

# Il Microprocessore: Rivoluzione su Chip

Il microprocessore rappresenta una delle più grandi rivoluzioni tecnologiche del XX secolo: l'integrazione dell'intera CPU su un singolo chip di silicio. Questa innovazione ha trasformato radicalmente il panorama dell'informatica, rendendo il calcolo digitale accessibile a milioni di persone.

Le prime generazioni di microprocessori hanno segnato tappe fondamentali nella storia dell'informatica. L'Intel 4004, lanciato nel 1971, fu il primo microprocessore commerciale della storia, seguito dall'8080 e dall'iconico 8086 che definì l'architettura x86 ancora oggi dominante.

L'impatto di questa tecnologia è stato rivoluzionario: ha permesso la nascita del personal computer, democratizzando l'accesso alla potenza di calcolo e aprendo la strada all'era digitale moderna.



# Evoluzione delle ISA

## Instruction Set Architecture

### ISA vs Microarchitettura

L'ISA definisce l'interfaccia software-hardware: istruzioni, registri e modalità di indirizzamento. La microarchitettura è l'implementazione fisica dell'ISA, determinando prestazioni e consumi.

### CISC Architecture

Complex Instruction Set Computer: istruzioni complesse che eseguono operazioni elaborate in un singolo comando. Esempio principale: x86 di Intel e AMD.

### RISC Architecture

Reduced Instruction Set Computer: set di istruzioni semplificate ma efficienti. Esempi: ARM per dispositivi mobili e MIPS per applicazioni embedded.

La scelta tra CISC e RISC influenza profondamente le prestazioni, i consumi energetici e la complessità di progettazione dei processori moderni.




# Superscalari e Superpipelining

## Architetture Superscalari

I processori superscalari possono eseguire multiple istruzioni per ciclo di clock, sfruttando parallelismo a livello di istruzione. Questa capacità richiede unità di esecuzione duplicate e sofisticati meccanismi di controllo per gestire le dipendenze.

- Esecuzione parallela di istruzioni indipendenti
- Unità funzionali multiple e specializzate
- Analisi dinamica delle dipendenze



### Superpipelining: Pipeline Più Profonde

Il superpipelining aumenta il numero di stadi nella pipeline, permettendo frequenze di clock più elevate. Ogni stadio esegue meno lavoro, ma il processore può operare a velocità superiori.

01

**Suddivisione Fine**

Gli stadi della pipeline vengono frammentati in sotto-operazioni più semplici

02

**Aumento Frequenza**

Clock più veloci grazie alla riduzione del lavoro per stadio

03

**Gestione Complessità**

Bilanciamento tra prestazioni e penalità degli hazard

# Esecuzione Fuori Ordine

## Speculazione e Predizione

L'esecuzione fuori ordine rappresenta una delle innovazioni più significative nell'architettura dei processori moderni. Invece di eseguire le istruzioni nell'ordine esatto del programma, il processore può riordinare l'esecuzione per massimizzare l'utilizzo delle risorse disponibili.

### Analisi Dipendenze

Il processore identifica quali istruzioni possono essere eseguite in parallelo

1

### Riordinamento

Le istruzioni vengono riorganizzate per ottimizzare l'utilizzo delle unità funzionali

2

### Esecuzione Speculativa

Il processore esegue istruzioni basandosi su predizioni probabilistiche

3

> **Branch Prediction:** I processori moderni utilizzano sofisticati algoritmi di predizione per anticipare il comportamento dei salti condizionali, raggiungendo accuratezze superiori al 95%.

Quando una predizione risulta errata, il processore deve eseguire un rollback, annullando tutte le operazioni speculative e ripartendo dal punto corretto. Questa penalità è il prezzo da pagare per i benefici dell'esecuzione speculativa.

# Cache e Gerarchie di Memoria

Le cache rappresentano una soluzione elegante al problema della latenza della memoria principale. Sfruttando i principi di località spaziale e temporale, le cache mantengono copie dei dati più frequentemente utilizzati in memoria veloce e costosa.




## Politiche di Sostituzione

### LRU (Least Recently Used)

Sostituisce il dato utilizzato meno recentemente, sfruttando la località temporale

### FIFO (First In, First Out)

Politica più semplice ma meno efficace, sostituisce il dato più vecchio

### Random

Scelta casuale, utilizzata quando la semplicità di implementazione è prioritaria


# Memoria Virtuale

## Gestione Avanzata degli Indirizzi

La memoria virtuale è un meccanismo fondamentale che permette ai programmi di utilizzare uno spazio di indirizzamento più ampio della memoria fisica disponibile. Questo sistema garantisce isolamento tra processi e semplifica la gestione della memoria.

### Tecniche di Mappatura

- **Paginazione:** Divisione dello spazio virtuale in pagine di dimensione fissa
- **Segmentazione:** Divisione logica basata sulla struttura del programma
- **Sistemi ibridi:** Combinazione di paginazione e segmentazione






Espansione
Spazio virtuale maggiore della memoria fisica

Protezione
Isolamento completo tra processi diversi

TLB Cache
Accelerazione della traduzione degli indirizzi

# Era Multicore

La transizione dai processori single-core ai multicore ha rappresentato un cambio di paradigma fondamentale. Quando i limiti fisici hanno reso difficile aumentare ulteriormente le frequenze di clock, l'industria si è orientata verso il parallelismo spaziale.

| 2 | 64 | 1000+ |
| --- | --- | --- |
| Primi Dual-Core | Core Attuali | Many-Core GPU |
| Intel Pentium D e AMD Athlon 64 X2 | Processori server AMD EPYC | Unità di elaborazione parallela |


## Sfide dell'Architettura Multicore

| Cache Coherence | Condivisione Risorse | Scalabilità |
| --- | --- | --- |
| Mantenimento della consistenza dei dati tra cache private dei diversi core | Gestione dell'accesso a cache L3, controller di memoria e bus di sistema | Limitazioni nell'aggiungere core senza degradazione delle prestazioni |

I protocolli di coerenza come MESI (Modified, Exclusive, Shared, Invalid) garantiscono che tutti i core abbiano una vista consistente della memoria condivisa.

# Architetture Ibride ed Eterogenee

L'evoluzione verso architetture ibride rappresenta la risposta moderna alle esigenze di efficienza energetica e prestazioni specializzate. L'integrazione di diversi tipi di processori sullo stesso chip permette di ottimizzare il consumo energetico e le prestazioni per carichi di lavoro specifici.



### CPU

Controllo generale e logica complessa

### GPU

Elaborazione parallela massiva

### NPU

Accelerazione intelligenza artificiale

### Security Core

Crittografia hardware dedicata

### DSP

Processamento segnali digitali

## Modelli di Cooperazione

L'offload computazionale permette alla CPU di delegare compiti specifici agli acceleratori più efficienti. Questo approccio è fondamentale in applicazioni come machine learning, elaborazione video e crittografia, dove acceleratori dedicati possono offrire prestazioni 10-100 volte superiori con consumi energetici ridotti.

> I processori Apple M-series rappresentano un esempio eccellente di integrazione riuscita, combinando CPU ARM ad alte prestazioni con GPU personalizzate e Neural Engine dedicato.

# Tecnologie Chiplet

## Il Futuro del Packaging Avanzato

La tecnologia chiplet rappresenta una rivoluzione nell'approccio alla progettazione dei processori. Invece di realizzare un singolo chip monolitico di grandi dimensioni, i chiplet suddividono la funzionalità in moduli più piccoli e specializzati, interconnessi tramite link ad alta velocità.



### Modularità

Ogni chiplet è specializzato per funzioni specifiche



### Superamento Limiti

Aggira i problemi di yield dei die di grandi dimensioni



### Interconnessioni

Link ad alta velocità tipo Infinity Fabric di AMD

### Vantaggi Economici

- Yield superiore su die più piccoli
- Riutilizzo di chiplet tra prodotti diversi
- Ottimizzazione dei nodi tecnologici per funzione

### Esempi Commerciali

- **AMD EPYC:** Chiplet CCD + IOD
- **Intel Lakefield:** Architettura ibrida
- **Apple Ultra:** Doppio M1 Max

Questa approccio apre nuove possibilità per l'innovazione, permettendo di combinare chiplet prodotti con tecnologie diverse e ottimizzati per compiti specifici, superando definitivamente i limiti fisici del tradizionale design monolitico.

# Architetture Specializzate

Le architetture specializzate rappresentano l'evoluzione naturale del computing moderno, dove la necessità di prestazioni ottimali in domini specifici ha portato allo sviluppo di acceleratori dedicati che superano le limitazioni delle architetture general-purpose.



Tensor Cores

### Tensor Cores

Unità specializzate per operazioni matriciali ad alta precisione, progettate specificamente per accelerare i calcoli tensoriali nei workload di machine learning e deep learning.



DSP

### Digital Signal Processors

Processori ottimizzati per elaborazione di segnali digitali con architetture SIMD e pipeline specializzate per operazioni matematiche intensive.



FPGA

### Field-Programmable Gate Arrays

Circuiti integrati riconfigurabili che offrono la possibilità di implementare logiche custom direttamente in hardware, garantendo massime prestazioni.

Il trade-off fondamentale tra **flessibilità** e **specializzazione** definisce le scelte architetturali: mentre le soluzioni specializzate offrono efficienza energetica e prestazioni superiori nel loro dominio, sacrificano la versatilità delle architetture general-purpose.

# Memorie Avanzate

L'evoluzione delle tecnologie di memoria rappresenta uno dei pilastri fondamentali per superare il memory wall e abilitare architetture ad alte prestazioni. Le nuove soluzioni integrano innovazioni in bandwidth, persistenza e organizzazione spaziale.

1

## High Bandwidth Memory (HBM)

Tecnologia di memoria stack 3D che utilizza interconnessioni verticali (TSV - Through-Silicon Vias) per raggiungere bandwidth estremi fino a 1TB/s, essenziale per GPU e acceleratori AI.

- Riduzione significativa della latenza di accesso
- Consumo energetico ottimizzato per bit trasferito
- Form factor compatto per sistemi high-performance

2

## Memorie Non Volatili Emergenti

Nuove tecnologie di storage che combinano persistenza e velocità, rivoluzionando la gerarchia di memoria tradizionale.

- **Phase Change Memory (PCM)**: sfrutta cambiamenti di fase per memorizzazione
- **Magnetoresistive RAM (MRAM)**: basata su proprietà magnetiche
- Bridging del gap tra memoria volatile e storage persistente

3

## 3D Stacking e Integrazione Verticale

Tecniche di impilamento tridimensionale che superano i limiti fisici del scaling planare, aumentando densità e riducendo le distanze di interconnessione.

- Monolithic 3D: integrazione a livello di transistor
- Stacked die: assemblaggio di chip separati
- Ottimizzazione termica e gestione del calore

# Network-on-Chip (NoC)

Con l'aumentare della complessità dei System-on-Chip moderni, la comunicazione efficiente tra i diversi moduli di elaborazione diventa un fattore critico per le prestazioni complessive del sistema.

### Topologie di Rete

Mesh 2D, torus, tree, ring - ogni topologia offre trade-off specifici tra latenza, throughput e complessità implementativa.

### Algoritmi di Routing

Deterministic, adaptive, e fault-tolerant routing per ottimizzare il flusso dei dati e gestire la congestione della rete.



### Ottimizzazione Prestazioni

Quality of Service (QoS), priority scheduling e tecniche di buffering per garantire performance predicibili.


### Protocolli di Comunicazione

Standard come AXI, TileLink e protocolli proprietari che definiscono interfacce e semantiche di comunicazione.

Le NoC moderne devono bilanciare **latenza**, **bandwidth**, e **consumo energetico**, rappresentando spesso il 20-30% del consumo totale del chip e impattando significativamente sulle prestazioni del sistema.

# Sicurezza Hardware e Architetture Protette

La sicurezza a livello hardware rappresenta la prima linea di difesa contro attacchi sofisticati, implementando meccanismi di protezione direttamente nel silicio per garantire trust e isolamento.



## Trusted Execution Environments

Ambienti di esecuzione sicuri che isolano codice e dati sensibili dal resto del sistema, garantendo confidenzialità e integrità anche in presenza di malware privilegiato.

- **Intel SGX**: enclavi hardware per protezione applicazioni
- **ARM TrustZone**: partizionamento sicuro del processore
- **AMD Memory Guard**: crittografia della memoria

# Efficienza Energetica e Gestione dei Consumi

L'efficienza energetica è diventata un vincolo di progettazione primario, dalla necessità di estendere la durata delle batterie nei dispositivi mobili alla riduzione dei costi operativi nei data center.

## Dynamic Voltage and Frequency Scaling (DVFS)

Tecnologia che adatta dinamicamente tensione e frequenza di funzionamento in base al carico computazionale, ottimizzando il rapporto prestazioni/consumo in tempo reale.

- Scaling per-core granulare
- Predizione del carico di lavoro
- Algoritmi di controllo adattivo

## Power Gating e Clock Gating

Spegnimento selettivo di blocchi funzionali non utilizzati per eliminare il consumo statico e dinamico superfluo.

- Fine-grained power domains
- Wake-up time optimization
- State retention durante lo spegnimento

## Design a Consumo Minimo


Metodologie di progettazione che ottimizzano l'efficienza energetica a tutti i livelli dell'astrazione hardware.

- Near-threshold computing
- Approximate computing per applicazioni fault-tolerant
- Dark silicon management

I processori moderni possono variare il loro consumo di un ordine di grandezza, da pochi watt in idle fino a oltre 100W sotto carico massimo, grazie alle tecniche di gestione energetica avanzate.

# Architetture per AI e Calcolo Accelerato

L'esplosione dell'intelligenza artificiale ha guidato una rivoluzione architettonica, con lo sviluppo di acceleratori specializzati che superano di ordini di grandezza le prestazioni delle CPU tradizionali nei workload AI.




### **Tensor** Processing Units (TPU)

Acceleratori Google progettati specificamente per operazioni tensoriali, con architettura systolic array ottimizzata per moltiplicazioni matrice-matrice ad alta velocità.



### Neural Processing Units (NPU)

Processori dedicati integrati in SoC mobili e desktop per accelerare inferenza AI edge, ottimizzando efficienza energetica e latenza.



### Architetture Eterogenee


Sistemi che combinano CPU, GPU, e acceleratori AI specializzati, orchestrando carichi di lavoro complessi across diverse unità di calcolo.

Un trend emergente è l'utilizzo dell'**AI per progettare le architetture stesse**: algoritmi di machine learning ottimizzano layout di chip, placement di componenti, e tuning di parametri architetturali, accelerando il ciclo di progettazione e migliorando l'efficienza dei design.

> Gli acceleratori AI moderni raggiungono performance di centinaia di TOPS (Tera Operations Per Second) con efficienza energetica superiore di 100x rispetto alle CPU general-purpose negli stessi workload.

# Sistemi Riconfigurabili e Architetture Adaptive

Le architetture riconfigurabili rappresentano il ponte tra hardware fisso e software programmabile, offrendo la possibilità di adattare dinamicamente la struttura computazionale alle esigenze applicative.



## FPGA e Riconfigurabilità Dinamica

I moderni FPGA supportano riconfigurazione parziale runtime, permettendo di modificare porzioni della logica mentre altre sezioni continuano a operare, abilitando sistemi truly adaptive.

- Partial reconfiguration per ottimizzazione dinamica
- Multi-context switching per cambio rapido di configurazione
- Runtime adaptation basata su workload analytics

1 **Analisi del Carico**
Monitoraggio continuo delle caratteristiche del workload per identificare pattern e requisiti computazionali.

2 **Decisione Architettuale**
Algoritmi di ottimizzazione che determinano la configurazione hardware ottimale per il carico corrente.

3 **Riconfigurazione**
Implementazione dinamica della nuova architettura con minimal disruption delle operazioni in corso.

4 **Validazione**
Verifica delle performance e stabilità della nuova configurazione prima del commit definitivo.

I sistemi riconfigurabili eccellono in **ambienti con carichi variabili**, dove la capacità di adattamento architetturale può portare miglioramenti significativi in efficienza energetica e utilizzazione delle risorse hardware.

# Tendenze Emergenti: Oltre il Paradigma Tradizionale

L'industria dei semiconduttori sta esplorando paradigmi computazionali radicalmente diversi per superare i limiti fisici e architetturali delle tecnologie attuali, aprendo nuove frontiere nel computing.

### Neuromorphic Computing

Architetture ispirate al cervello umano che implementano reti di neuroni artificiali direttamente in silicio, promettendo ultra-basso consumo energetico per AI tasks.

### Carbon Nanotube

Materiali avanzati che potrebbero sostituire il silicio, offrendo proprietà elettriche superiori e possibilità di scaling oltre i limiti attuali.



### Computing Fotonico

Utilizzo della luce invece degli elettroni per elaborazione e comunicazione, superando limiti di bandwidth e latenza delle interconnessioni elettroniche.

### Quantum Computing

Paradigma computazionale che sfrutta principi quantistici come superposizione e entanglement per risolvere problemi intrattabili per computer classici.

### Molecular Computing

Computing a livello molecolare usando DNA, proteine, o altri substrati biologici per elaborazione dell'informazione.

Mentre il quantum computing promette speedup esponenziali per problemi specifici, il neuromorphic computing punta all'efficienza energetica estrema, e il photonic computing alla eliminazione dei bottleneck di comunicazione.

# Sfide Attuali e Limiti Tecnologici

L'industria dei semiconduttori affronta sfide senza precedenti che richiedono approcci innovativi per continuare il progresso tecnologico oltre i limiti fisici ed economici attuali.

### Limitazioni del Scaling Litografico

La legge di Moore incontra barriere fisiche fondamentali: effetti quantistici, variabilità atomica, e costi crescenti delle tecnologie di produzione sub-3nm.

- Quantum tunneling e correnti di leakage
- Process variation e yield challenges
- EUV lithography complexity e throughput limitato

### Dissipazione Termica e Gestione del Calore

La densità di potenza crescente crea hotspots critici che limitano le frequenze operative e richiedono soluzioni di cooling sempre più sofisticate.

- Thermal runaway e reliability degradation
- Dark silicon: porzioni di chip non utilizzabili per vincoli termici
- 3D integration thermal challenges

### Costi e Complessità Manifatturiera

I costi di una fab moderna superano i 20 miliardi di dollari, rendendo economicamente sostenibili solo volumi enormi e concentrando la produzione in pochi player globali.

- Mask costs per advanced nodes
- Equipment complexity e maintenance
- Supply chain vulnerabilities

### Trade-off Prestazioni-Consumo


La fine del Dennard scaling significa che miglioramenti prestazionali richiedono aumenti proporzionali nel consumo energetico, limitando il progresso in dispositivi power-constrained.

- Battery life vs performance in mobile devices
- Data center power consumption e sustainability
- Cooling infrastructure costs

**Queste sfide stanno guidando l'innovazione verso approcci alternativi**: architetture specializzate, computing paradigms non-tradizionali, e tecniche di system-level optimization che compensano i limiti del scaling tradizionale.

# Esempi di Architetture Contemporanee

L'analisi di implementazioni reali illustra come i principi architetturali si traducano in sistemi concreti, mostrando l'evoluzione e la diversificazione delle soluzioni computazionali moderne.




## Architetture x86 e ARM Moderne

**Intel Alder Lake** e **AMD Zen 4** implementano hybrid architectures con P-cores ad alte prestazioni e E-cores efficienti. **Apple M-series** dimostra l'efficacia dell'integrazione CPU-GPU-NPU in un singolo SoC.

- Heterogeneous multi-core design
- Advanced branch prediction e speculative execution
- Integrated memory controllers e I/O



## GPU e Parallelismo Massivo

**NVIDIA H100** e **AMD MI300** rappresentano l'evoluzione delle GPU verso computing generale, con migliaia di core specializzati per throughput computing e AI workloads.

- Tensor cores per mixed-precision AI
- Multi-Instance GPU per virtualizzazione
- High-bandwidth memory integration




## SoC Mobili con NPU Integrato

**Qualcomm Snapdragon 8 Gen 3** e **MediaTek Dimensity 9300** integrano NPU dedicated per edge AI, bilanciando prestazioni, efficienza energetica e thermal constraints dei dispositivi mobili.

- Dedicated AI acceleration units
- Advanced power management
- Integrated 5G e connectivity



## Tendenze di Integrazione

L'evoluzione contemporanea mostra una convergenza verso **architetture eterogenee** che combinano diversi tipi di core specializzati nello stesso package, ottimizzando efficiency per workload diversificati.

Questa trend riflette la maturazione dell'industria oltre il scaling monolitico verso l'ottimizzazione system-level e la specializzazione funzionale.